

## Сегнетоэлектрическое энергонезависимое ОЗУ информационной емкостью 1Мбит (128К x 8 бит) 1666PE014

При работе микросхема 1666PE014 считывает и записывает данные подобно стандартному СОЗУ и может быть использована в качестве прямой замены стандартного СОЗУ. Циклы чтения и записи могут быть синхронизированы переключением входа сигнала разрешения, либо изменением адреса. Микросхема является энергонезависимой благодаря процессу сегнетоэлектрического запоминания и обеспечивает сохранение данных после отключения питания. Микросхема 1666PE014 предназначена для построения блоков оперативной памяти вычислительных систем специального назначения.

Микросхема изготавливается в 32-выводном металлокерамическом корпусе 4184.32-1  
Прототип – FM28V100 компании Ramtron.

### Основные характеристики микросхемы:

- организация накопителя - 128К x 8 бит;
- количество циклов чтение/ запись – не менее  $10^{12}$ ;
- работа в страничном режиме с частотой – не менее 33 МГц;
- модернизированный высококачественный сегнетоэлектрический технологический процесс;
- нет необходимости в резервной батарее;
- время выбора - 60 нс, время цикла - 90 нс при напряжении питания от 2,7 до 3,6 В;
- температурный диапазон - минус  $60^{\circ}\text{C}$  ÷  $+125^{\circ}\text{C}$ .

### Малая мощность потребления:

- рабочее напряжение питания - 2,0В ÷ 3,6 В;
- ток в режиме пониженного энергопотребления - не более 150 мкА;
- ток в активном режиме - не более 12 мА.

**Технические спецификации  
1666PE014**

**Таблица истинности**

Режим	Выводы						
	$\overline{CE1}$	CE2	$\overline{WE}$	$\overline{OE}$	A16-A3	A2-A0	I/O0-I/O7
Режим хранения /режим пониженного энергопотребления/	H	X	X	X	X	X	Z
	X	L	X	X	X	X	Z
Чтение	$\overline{L}$	H	H	L	Адрес	Адрес	Выход
	L	$\overline{L}$	H	L	Адрес	Адрес	Выход
Чтение в страничном режиме	L	H	H	L	Адрес без изменения	Изменение адреса	Выход
Выборочное чтение	L	H	H	L	Изменение адреса	Адрес	Выход
Запись по $\overline{CE1}$ <sup>1)</sup>	$\overline{L}$	H	L	X	Адрес	Адрес	Вход
Запись по CE2 <sup>1)</sup>	L	$\overline{L}$	L	X	Адрес	Адрес	Вход
Запись по $\overline{WE}$ <sup>1), 2)</sup>	L	H	$\overline{L}$	X	Адрес	Адрес	Вход
Запись в страничном режиме <sup>3)</sup>	L	H	$\overline{L}$	X	Адрес без изменения	Адрес	Вход
Предустановка	$\overline{L}$	H	X	X	X	X	Z
	L	$\overline{L}$	X	X	X	X	Z
Чтение, выход в состоянии "Выключено"	L	H	H	H	Адрес	Адрес	Z

# Технические спецификации 1666PE014


Примечание - L - низкий уровень напряжения; H - высокий уровень напряжения; X - любой уровень напряжения;  
Z - выход в состоянии "Выключено";

┐ - спад сигнала;  
┌ - фронт сигнала.

1) Запись проводится по спаду сигналов  $\overline{CE1}$  или  $\overline{WE}$  или фронту сигнала  $CE2$  в зависимости от того, какой из сигналов будет первым.

2) Режим записи по  $\overline{WE}$  начинается как режим чтения, во время которого происходит переключение адресов A16-A3.

3) Адреса A2-A0 должны оставаться неизменными не менее 15 нс от начала режима записи



Структурная схема

**Технические спецификации  
1666PE014**

**Назначение выводов**

Номер вывода	Обозначение	Назначение
01	A11	Вход адреса
02	A9	Вход адреса
03	A8	Вход адреса
04	A13	Вход адреса
05	$\overline{WE}$	Вход сигнала «Разрешение записи»
06	CE2	Вход сигнала разрешения
07	A15	Вход адреса
08	V <sub>CC</sub>	Вывод питания от источника напряжения
09	NC	Вывод свободный
10	A16	Вход адреса
11	A14	Вход адреса
12	A12	Вход адреса
13	A7	Вход адреса
14	A6	Вход адреса
15	A5	Вход адреса
16	A4	Вход адреса
17 - 20	A3 – A0	Вход адреса
21	I/O0	Вход/выход информационный
22	I/O1	Вход/выход информационный
23	I/O2	Вход/выход информационный
24	GND	Общий вывод
25	I/O3	Вход/выход информационный
26	I/O4	Вход/выход информационный
27	I/O5	Вход/выход информационный
28	I/O6	Вход/выход информационный
29	I/O7	Вход/выход информационный
30	$\overline{CE1}$	Вход сигнала разрешения
31	A10	Вход адреса
32	$\overline{OE}$	Вход сигнала «Разрешение вывода информации»

### **Принципы функционирования**

FRAM матрица микросхемы организована в виде 16 384 строк, каждая строка имеет 8 столбцовых ячеек (байтов), что позволяет реализовать быструю выборку при работе в страничном режиме. После того, как один раз зафиксирован начальный адрес по спаду  $\overline{CE1}$  (в то время как  $CE2$  высокий) или по фронту  $CE2$  (в то время как  $\overline{CE1}$  низкий), последующие ячейки столбцов доступны без необходимости переключения сигнала разрешения кристалла. В случае отключения любого вывода разрешения кристалла, начинается операция предустановки. Запись происходит непосредственно в конце выборки без задержки. Вывод  $\overline{WE}$  должен переключаться при каждой операции записи.

### **Операция чтения**

Операция чтения начинается по спаду  $\overline{CE1}$  (в то время как  $CE2$  высокий) или по фронту  $CE2$  (в то время как  $\overline{CE1}$  низкий).  $\overline{CE}$  – инициированная выборка вызывает защёлкивание адреса и начинает цикл чтения памяти, если  $\overline{WE}$  высокий. Данные становятся доступными на шине после выполнения требований по времени выборки. После того, как адрес зафиксирован, и выборка завершена, может начинаться новая выборка по произвольному адресу (другая строка), пока оба разрешения кристалла ещё активны. Время минимального цикла для произвольного адреса равно  $t_{RC}$ . В отличие от СОЗУ,  $\overline{CE}$  – инициированное время выборки микросхемы быстрее, чем время адресного цикла.

Микросхема будет управлять шиной данных только тогда, когда  $\overline{OE}$  установлен низким и выполнено требование по времени выборки памяти. Если  $\overline{OE}$  установлен перед завершением доступа к памяти, то шина данных не будет управляться, пока не будут доступны правильные данные. Это минимизирует ток потребления в системе, исключая переходные процессы, вызываемые передачей неправильных данных на шину.

### **Операция записи**

Микросхема поддерживает оба цикла записи с  $\overline{CE}$  - и  $\overline{WE}$  - управлением. В обоих случаях, адрес защёлкивается по спаду  $\overline{CE1}$  (в то время как  $CE2$  высокий) или по фронту  $CE2$  (в то время как  $\overline{CE1}$  низкий).

При записи с  $\overline{CE}$  - управлением сигнал  $\overline{WE}$  устанавливается перед началом цикла записи. Это означает, что  $\overline{WE}$  является низким, когда микросхема активирована с помощью сигнала разрешения кристалла. В этом случае микросхема начинает цикл работы памяти как запись. Микросхема не будет управлять шиной данных независимо от состояния  $\overline{OE}$ , пока  $\overline{WE}$  является низким. При записи с  $\overline{WE}$  - управлением цикл начинается, когда микросхема активируется посредством сигнала разрешения кристалла. Цикл памяти начинается как чтение. Шина данных будет управляться, если  $\overline{OE}$  является низким, однако она будет в «третьем» состоянии, так как  $\overline{WE}$  установлен низким.

Синхронизация записи с  $\overline{CE}$  - и  $\overline{WE}$  - управлением показаны на рисунках 7-9. На временной диаграмме цикла записи, приведенной на рисунке 8, шина данных показана как hi – Z состояние, пока кристалл разрешен для записи и перед требуемым временем предустановки. Хотя это состояние изображено как напряжение среднего уровня, рекомендуется, чтобы все I/O выходы выполняли требования по минимальным рабочим уровням  $U_{IH}/U_{IL}$ .

## Технические спецификации 1666PE014

Доступ для записи в матрицу начинается по спаду  $\overline{WE}$  после инициации цикла работы памяти. Доступ для записи завершается при снятии установок  $\overline{WE}$ ,  $\overline{CE1}$  или  $CE2$ , какая бы ни пришла первой. Правильная операция записи требует от пользователя выполнить технические требования по времени доступа перед снятием установок  $\overline{WE}$ ,  $\overline{CE1}$  или  $CE2$ . Время предустановки данных обозначает интервал, в течение которого данные не могут меняться до окончания доступа для записи.

В микросхеме нет задержки по записи. Поскольку времена доступа чтения и записи являются одинаковыми, пользователь не ощущает задержки по шине, работа всей памяти происходит в одном цикле шины.

### Работа в страничном режиме

Микросхема предоставляет пользователю быстрый доступ к любым данным в пределах строки. Каждая строка имеет восемь ячеек столбцов (байтов). Доступ может начаться в любом месте в пределах строки, и другие адреса ячеек столбцов могут быть доступными без необходимости переключать выходы  $CE$ . Для чтения в страничном режиме, как только первый байт данных отправлен на шину, входы адреса столбца  $A(2:0)$  могут быть изменены на новое значение. Новый байт данных затем будет отправлен на выходы I/O. Для записей в страничном режиме первый импульс записи определяет первый доступ записи. В то время как прибор выбран (установлены оба разрешения кристалла), последующий импульс записи совместно с новым адресом столбца обеспечивает доступ по записи в страничном режиме.

### Операция предустановки

Операция предустановки является внутренним режимом, в котором состояние памяти подготавливается для нового доступа. Предустановка иницируется пользователем, переводя по меньшей мере один из сигналов разрешения кристалла в неактивное состояние. Разрешение кристалла должно оставаться неактивным в течение, минимального времени предустановки  $t_{PC}$ .

### Предельно-допустимые режимы эксплуатации

Обозначение параметра	Наименование параметра	Норма		Единица измерения
		не менее	не более	
$U_{CC}$	Напряжение питания	2.0	3.6	В
$U_{IL}$	Входное напряжение низкого уровня, В	0	$0.25U_{CC}$	В
$U_{IH}$	Входное напряжение высокого уровня, В	$0.75U_{CC}$	$U_{CC}$	В
$t_{LH}, t_{HL}$	Длительность фронта, спада входного сигнала	–	3.0	нс
$C_L$	Емкость нагрузки	–	30	пФ

**Технические спецификации**  
**1666PE014**

**Электрические параметры микросхем при приемке и поставке**

Наименование параметра, единица измерения, режим измерения	Буквенное обозначение параметра	Норма параметра		Температура среды, °С	
		не менее	не более		
1	2	3	4	5	
<b>Статические параметры</b>					
Выходное напряжение низкого уровня, В при $I_{OL} = 2.0 \text{ мА}$ , $U_{CC} = 2.7 \text{ В}$	$U_{OL1}$	–	0.4	25 ± 10, -60, 125	
Выходное напряжение низкого уровня, В при $I_{OL} = 150 \text{ мкА}$ , $U_{CC} = 2.0 \text{ В}$	$U_{OL2}$	–	0.2		
Выходное напряжение высокого уровня, В при $I_{OH} =  -1.0  \text{ мА}$ , $U_{CC} = 2.7 \text{ В}$	$U_{OH1}$	2.4	–		
Выходное напряжение высокого уровня, В при $I_{OH} =  -100  \text{ мкА}$ , $U_{CC} = 2.0 \text{ В}$	$U_{OH2}$	$U_{CC} - 0.2$	–		
Ток утечки низкого уровня на входе (кроме CE2), мкА при $U_{IL} = 0 \text{ В}$	$I_{ILL}$	–	$ -1.0 $		
Ток утечки высокого уровня на входе (кроме CE2), мкА при $U_{IH} = U_{CC}$	$I_{ILH}$	–	1.0		
Выходной ток низкого уровня в состоянии «Выключено», мкА при $U_O = 0 \text{ В}$	$I_{OZL}$	–	$ -1.0 $		
Выходной ток высокого уровня в состоянии «Выключено», мкА при $U_O = U_{CC}$	$I_{OZH}$	–	1.0		
Ток потребления в режиме хранения, мкА при $U_{CC} = 3.6 \text{ В}$ , $U_{IL} = 0.2 \text{ В}$ , $U_{IH} = U_{CC} - 0.2$ , $U_{IL(CE2)}^{1)} = 0 \text{ В}$ ; $U_{IH(CE1)}^{2)} = U_{CC}$	$I_{CCS}$	–	500		
Динамический ток потребления, мА при $U_{CC} = 3.6 \text{ В}$ , $U_{IL} = 0.2 \text{ В}$ , $U_{IH} = U_{CC} - 0.2$ , $t_{CY(RD)} = 90 \text{ нс}$ , $I_O = 0 \text{ А}$	$I_{OCC}$	–	12		
Входное сопротивление (по CE2):					
- кОм, при $U_{IH} = 0.75U_{CC}$	$R_{I1}$	40	–		
- МОм, при $U_{IL} = 0.25U_{CC}$	$R_{I2}$	1	–		
Количество циклов обращения	N	$10^{12}$	–		

**Технические спецификации**  
**1666PE014**

**Продолжение таблицы**

1	2	3	4	5
<b>Динамические параметры цикла чтения (<math>C_L = 30</math> пФ)</b>				
Время цикла считывания, нс при $2.0\text{ В} \leq U_{CC} < 2.7\text{ В}$	$t_{CY(RD)}$	105	–	$25 \pm 10,$ $-60, 125$
при $2.7\text{ В} \leq U_{CC} \leq 3.6\text{ В}$		90	–	
Время выборки адреса, нс при $2.0\text{ В} \leq U_{CC} < 2.7\text{ В}$	$t_{A(A)}$	–	105	
при $2.7\text{ В} \leq U_{CC} \leq 3.6\text{ В}$		–	90	
Время выборки адреса в страничном режиме, нс при $2.0\text{ В} \leq U_{CC} < 2.7\text{ В}$	$t_{A(A)P}$	–	50	
при $2.7\text{ В} \leq U_{CC} \leq 3.6\text{ В}$		–	35	
Время выбора, нс при $2.0\text{ В} \leq U_{CC} < 2.7\text{ В}$	$t_{A(CE)}$	–	70	
при $2.7\text{ В} \leq U_{CC} \leq 3.6\text{ В}$		–	60	
Время выборки разрешения выхода, нс при $2.0\text{ В} \leq U_{CC} < 2.7\text{ В}$	$t_{A(OE)}$	–	25	
при $2.7\text{ В} \leq U_{CC} \leq 3.6\text{ В}$		–	15	
Время сохранения данных при смене адреса, нс при $2.0\text{ В} \leq U_{CC} < 3.6\text{ В}$	$t_V$	20	–	
Время сохранения данных при смене адреса в страничном режиме, нс при $2.0\text{ В} \leq U_{CC} < 3.6\text{ В}$	$t_{VP}$	3.0	–	
Время задержки распространения при переходе из состояния высокого, низкого $\underline{\quad}$ уровня в состояние "Выключено", нс, от входа $\overline{CE1}$ ( $CE2$ ) к выходам I/O при $2.0\text{ В} \leq U_{CC} < 3.6\text{ В}$	$t_{PHZ(CE)}_3$ $t_{PLZ(CE)}$	–	10	
Время задержки распространения при переходе из состояния высокого, низкого $\underline{\quad}$ уровня в состояние "Выключено", нс, от входа $\overline{OE}$ к выходам I/O при $2.0\text{ В} \leq U_{CC} < 3.6\text{ В}$	$t_{PHZ(OE)}_3$ $t_{PLZ(OE)}$	–	10	



**Технические спецификации**  
**1666PE014**

**Продолжение таблицы**


1	2	3	4	5
<b>Динамические параметры цикла записи (<math>C_L = 30</math> пФ)</b>				
Время цикла записи, нс при $2.0 \text{ В} \leq U_{CC} < 2.7 \text{ В}$	$t_{CY(WE)}$	105	–	$25 \pm 10,$ $-60, 125$
при $2.7 \text{ В} \leq U_{CC} \leq 3.6 \text{ В}$		90	–	
Время цикла записи в страничном режиме, нс при $2.0 \text{ В} \leq U_{CC} < 2.7 \text{ В}$	$t_{CY(WE)P}$	50	–	
при $2.7 \text{ В} \leq U_{CC} \leq 3.6 \text{ В}$		35	–	
Время установления сигнала разрешения относительно окончания сигнала записи, нс при $2.0 \text{ В} \leq U_{CC} < 2.7 \text{ В}$	$t_{SU(CE-WE)}$	70	–	
при $2.7 \text{ В} \leq U_{CC} \leq 3.6 \text{ В}$		60	–	
Время удержания сигнала разрешения относительно сигнала записи, нс при $2.0 \text{ В} \leq U_{CC} < 2.7 \text{ В}$	$t_{H(CE-WE)}$	30	–	
при $2.7 \text{ В} \leq U_{CC} \leq 3.6 \text{ В}$		25	–	
Длительность сигнала записи, нс при $2.0 \text{ В} \leq U_{CC} < 2.7 \text{ В}$	$t_{W(WE)}$	22	–	
при $2.7 \text{ В} \leq U_{CC} \leq 3.6 \text{ В}$		18	–	
Время установления адреса относительно окончания сигнала записи, нс при $2.0 \text{ В} \leq U_{CC} < 2.7 \text{ В}$	$t_{SU(A-WE)}$	105	–	
при $2.7 \text{ В} \leq U_{CC} \leq 3.6 \text{ В}$		90	–	
Время установления адреса относительно сигнала записи в страничном режиме, нс при $2.0 \text{ В} \leq U_{CC} < 2.7 \text{ В}$	$t_{SU(A-WE)P}$	8.0	–	
при $2.7 \text{ В} \leq U_{CC} \leq 3.6 \text{ В}$		5.0	–	
Время удержания адреса относительно сигнала записи, нс при $2.0 \text{ В} \leq U_{CC} < 2.7 \text{ В}$	$t_{H(A-WE)}$	30	–	
при $2.7 \text{ В} \leq U_{CC} \leq 3.6 \text{ В}$		25	–	
Время удержания адреса относительно сигнала записи в страничном режиме, нс при $2.0 \text{ В} \leq U_{CC} < 2.7 \text{ В}$	$t_{H(A-WE)P}$	20	–	
при $2.7 \text{ В} \leq U_{CC} \leq 3.6 \text{ В}$		15	–	

**Технические спецификации**  
**1666PE014**


**Продолжение таблицы**

1	2	3	4	5
Время удержания адреса относительно сигнала разрешения, нс при $2.0 \text{ В} \leq U_{CC} < 2.7 \text{ В}$	$t_{H(A-CE)}$	70	–	$25 \pm 10,$ $-60, 125$
при $2.7 \text{ В} \leq U_{CC} \leq 3.6 \text{ В}$		60	–	
Длительность сигнала разрешения, нс при $2.0 \text{ В} \leq U_{CC} < 2.7 \text{ В}$	$t_{W(CE)}$	70	–	
при $2.7 \text{ В} \leq U_{CC} \leq 3.6 \text{ В}$		60	–	
Время установления сигнала записи относительно сигнала разрешения, нс при $2.0 \text{ В} \leq U_{CC} < 3.6 \text{ В}$	$t_{SU(WE-CE)}^{3), 4)}$	0	–	
Время удержания сигнала записи относительно сигнала разрешения, нс при $2.0 \text{ В} \leq U_{CC} < 3.6 \text{ В}$	$t_{H(WE-CE)}^{3), 4)}$	0	–	
Время задержки распространения при переходе из состояния "Выключено" в состояние высокого, низкого уровня, нс, от входа $\overline{WE}$ к выходам I/O (при $C_L = 5 \text{ пФ}$ ) при $2.0 \text{ В} \leq U_{CC} < 3.6 \text{ В}$	$t_{PZH(WE)}^{3), 4)}$ $t_{PZL(WE)}^{3)}$	5.0	–	
Время задержки распространения при переходе из состояния высокого, низкого уровня в состояние "Выключено", нс, от входа $\overline{WE}$ к выходам I/O (при $C_L = 5 \text{ пФ}$ ) при $2.0 \text{ В} \leq U_{CC} < 3.6 \text{ В}$	$t_{PHZ(WE)}^{3), 4)}$ $t_{PLZ(WE)}^{3)}$	–	10	
<p>Примечание.</p> <p>1) <math>U_{IL(CE2)}</math> – входное напряжение низкого уровня на выводе CE2.</p> <p>2) <math>U_{IH(CE1)}</math> – входное напряжение высокого уровня на выводе CE1.</p> <p>3) Динамические параметры <math>t_{PHZ(CE)}</math>, <math>t_{PLZ(CE)}</math>, <math>t_{PHZ(OE)}</math>, <math>t_{PLZ(OE)}</math>, <math>t_{PZH(WE)}</math>, <math>t_{PZL(WE)}</math>, <math>t_{PHZ(WE)}</math>, <math>t_{PLZ(WE)}</math>, <math>t_{SU(WE-CE)}</math>, <math>t_{H(WE-CE)}</math> не контролируются, так как их значения обеспечиваются проведением ФК на максимальной частоте.</p> <p>4) Соотношение между <math>\overline{CE1}</math> (CE2) и <math>\overline{WE}</math> определяется, если запись происходит под контролем <math>\overline{CE1}</math> (CE2) и <math>\overline{WE}</math></p>				

Технические спецификации  
1666PE014




Временная диаграмма работы микросхемы в режиме чтения  
(контроль по A0 – A16,  $\overline{OE} = \overline{CE1} = U_{IL}$ ,  $\overline{WE} = CE2 = U_{IH}$  в течение цикла чтения)




Временная диаграмма работы микросхемы в режиме чтения (контроль по  $\overline{CE1}(\overline{CE2})$ ,  $\overline{WE} = U_{IH}$ )

Технические спецификации  
1666PE014




Временная диаграмма работы микросхемы в режиме страничного чтения

# Технические спецификации 1666PE014




**Временная диаграмма работы микросхемы в режиме записи по  $\overline{WE}$  ( $\overline{OE} = U_{IL}$  или  $U_{IH}$ )**




**Временная диаграмма работы микросхемы в режиме записи по  $\overline{CE1}$  ( $CE2$ )**

# Технические спецификации 1666PE014



Временная диаграмма работы микросхемы в режиме записи по  $\overline{WE}$  ( $\overline{CE1} = U_{IL}$ ,  $CE2 = U_{IH}$ ,  $\overline{OE} = U_{IL}$  или  $U_{IH}$ )

Технические спецификации  
1666PE014



Временная диаграмма работы микросхемы в режиме страничной записи

**Технические спецификации  
1666PE014**

**Предельно-допустимые и предельные режимы эксплуатации микросхем**

Наименование параметра режима, единица измерения	Буквенное обозначение параметра	Предельно-допустимый режим		Предельный режим	
		Норма		Норма	
		не менее	не более	не менее	не более
Напряжение питания, В	$U_{CC}$	2,0	3,6	-1,0	4,5
Входное напряжение низкого уровня, В	$U_{IL}$	0	$0,25U_{CC}$	-1,0	–
Входное напряжение высокого уровня, В	$U_{IH}$	$0,75U_{CC}$	$U_{CC}$	–	4,5 <sup>1)</sup>
Выходной ток высокого уровня, мА	$I_{OH}$	–	$ -1,0 $	–	–
Выходной ток низкого уровня, мА	$I_{OL}$	–	2,0	–	–
Длительность фронта, спада входного сигнала, нс	$t_{LH}, t_{HL}$ <sup>2)</sup>	–	3	–	200
Емкость нагрузки, пФ	$C_L$ <sup>3)</sup>	–	30	–	200

<sup>1)</sup>  $U_{IH} < U_{CC} + 1$  В.  
<sup>2)</sup> Допускается эксплуатация микросхем при длительности фронта, спада входного сигнала до 200 нс. Динамические параметры микросхемы при  $t_{LH}, t_{HL} > 3$  нс не регламентируются.  
<sup>3)</sup> Допускается эксплуатация микросхем при емкости нагрузки до 200 пФ. Динамические параметры микросхемы при  $C_L > 30$  пФ не регламентируются