

Функции и особенности

Микросхема IN1363D - микросхема часов реального времени с будильником и таймером.


Микросхема IN1363D предназначена для использования в устройствах обработки и подсчета времени.

Ближайшим функциональным аналогом микросхемы IN1363D является микросхема PCF8563 фирмы «PHILIPS».


Основные технические характеристики микросхемы:

- подсчет в режиме реального времени секунд, минут, часов, дней недели, даты, месяцев и лет с учетом високосных (до 2100 года);
- передача данных по двухпроводному последовательному интерфейсу, совместимому с I²C-интерфейсом;
- программирование функций будильника, таймера и прерывания;
- автоматическое определение падения напряжения питания;
- микромощный режим потребления в режиме часов (ток потребления менее 450 нА при напряжении питания 2 В);
- диапазон рабочих температур среды от минус 40 до плюс 85 °С.

Схема электрическая структурная



Условное графическое обозначение



Назначение выводов

Номер вывода	Обозначение	Назначение
01	OSCI	Вход для подключения кварцевого резонатора
02	OSCO	Выход для подключения кварцевого резонатора
03	$\overline{\text{INT}}$	Выход прерывания
04	U_{SS}	Общий вывод
05	SDA	Вход/выход последовательных данных
06	SCL	Вход синхросигнала
07	CLKOUT	Выход делителя частоты
08	U_{DD}	Вывод питания от источника напряжения

Описание выводов и сигналов

U_{DD} – вывод питания от источника напряжения

Значение напряжения питания лежит в пределах от плюс 1,8 до плюс 5,5 В в активном режиме (I²C-шина активна, $f_{SCL}=400$ кГц). При напряжении питания менее 1,8 В доступ к схеме интерфейса и обмен данными не гарантируется.

Значение напряжения питания лежит в пределах от плюс 1,0 до плюс 5,5 В в неактивном режиме (I²C-шина неактивна, $f_{SCL}=0$ кГц). При напряжении питания менее 1,0 В информация о текущем времени может быть недостоверной.

INT - выход прерывания

Состояние прерывания формируется при совпадении текущего времени с установками будильника или при достижении при обратном счете таймера состояния "0". Прерывание, сформированное от будильника, формирует непрерывный сигнал. Прерывание, сформированное от таймера, может быть как непрерывным, так и импульсным. Выход INT имеет открытый сток, для которого необходимо подключение внешнего нагрузочного резистора.

SCL - вход синхросигнала

Синхросигнал используется для синхронизации передачи данных по последовательному интерфейсу.

SDA - вход/выход последовательных данных

Вывод SDA является входом/выходом данных для двухпроводного последовательного интерфейса. Выход SDA имеет открытый сток, для которого необходимо подключение внешнего нагрузочного резистора.

CLKOUT – выход делителя частоты

Для активизации выхода бит FE (регистр контроля CLKOUT) устанавливается в "1". CLKOUT генерирует прямоугольный сигнал четырех различных частот (0,001; 0,032; 1; 32 кГц). Выход CLKOUT имеет открытый сток, для которого необходимо подключение внешнего нагрузочного резистора.

OSCI, OSCO – вход и выход для подключения кварцевого резонатора

Между выводами OSCI и OSCO подключается кварцевый резонатор со следующими характеристиками:

- частота параллельного резонанса $f_p = 32,768$ кГц при емкости нагрузки $C_L=8$ пФ;
- последовательное сопротивление $R_s \leq 40$ кОм.

Микросхема IN1363D может работать от внешнего генератора с частотой 32,768 кГц, при этом вывод OSCI подключают к внешнему генератору сигнала, а вывод OSCO оставляют неподключенным.

Значение встроенной емкости кварцевого генератора C_{INT} составляет от 15 до 35 пФ.


Электрические параметры

Наименование параметра, единица измерения, режим измерения	Буквенное обозначение	Норма		Температура среды, °C
		не менее	не более	
Динамический ток потребления в режиме часов, мкА $U_{DD}=5\text{ В}$, CLKOUT отключен, $f_{SCL}=0\text{ кГц}$, $U_{IL}=0\text{ В}$, $U_{IH}=5\text{ В}$	I_{DD}	-	$\frac{0,55}{0,75}$	25 ± 10 -40 85
$U_{DD}=2\text{ В}$, CLKOUT отключен, $f_{SCL}=0\text{ кГц}$, $U_{IL}=0\text{ В}$, $U_{IH}=2\text{ В}$		-	$\frac{0,45}{0,60}$	
Динамический ток потребления в режиме пере- дачи данных, мкА $U_{DD}=5\text{ В}$, CLKOUT отключен, $f_{SCL}=400\text{ кГц}$, $U_{IL}=0\text{ В}$, $U_{IH}=5\text{ В}$	I_{DD1}	-	$\frac{760}{800}$	
$U_{DD}=5\text{ В}$, CLKOUT отключен, $f_{SCL}=100\text{ кГц}$, $U_{IL}=0\text{ В}$, $U_{IH}=5\text{ В}$		-	$\frac{190}{200}$	
Динамический ток потребления в режиме дели- теля частоты, мкА $U_{DD}=5\text{ В}$, CLKOUT включен, $f_{CLKOUT}=32,768\text{ кГц}$, $f_{SCL}=0\text{ кГц}$, $U_{IL}=0\text{ В}$, $U_{IH}=5\text{ В}$	I_{DD2}	-	$\frac{1,60}{1,70}$	
$U_{DD}=2\text{ В}$, CLKOUT включен, $f_{CLKOUT}=32,768\text{ кГц}$, $f_{SCL}=0\text{ кГц}$, $U_{IL}=0\text{ В}$, $U_{IH}=2\text{ В}$		-	$\frac{0,80}{0,90}$	
Ток утечки высокого уровня на входе, мкА на входе SCL $U_{DD}=5,5\text{ В}$, $U_I=5,5\text{ В}$	I_{ILH}	-	$\frac{0,95}{1,0}$	
Ток утечки низкого уровня на входе, мкА на входе SCL $U_{DD}=5,5\text{ В}$, $U_I=0\text{ В}$	I_{ILL}	-	$\frac{ -0,95 }{ -1,0 }$	
Ток утечки высокого уровня на выходе, мкА на выходе SDA $U_{DD}=5,5\text{ В}$, $U_O=5,5\text{ В}$, $U_{IL}=0\text{ В}$, $U_{IH}=5,5\text{ В}$,	I_{OLH}	-	$\frac{0,95}{1,0}$	
Ток утечки низкого уровня на выходе, мкА на выходе SDA $U_{DD}=5,5\text{ В}$, $U_O=0\text{ В}$, $U_{IL}=0\text{ В}$, $U_{IH}=5,5\text{ В}$	I_{OLL}	-	$\frac{ -0,95 }{ -1,0 }$	
Выходной ток низкого уровня, мА на выходе CLKOUT $U_{DD}=5\text{ В}$, $U_O=0,4\text{ В}$, $U_{IL}=0\text{ В}$, $U_{IH}=5\text{ В}$	I_{OL1}	$\frac{1,03}{1,0}$	-	
Выходной ток низкого уровня, мА на выходе INT $U_{DD}=5\text{ В}$, $U_O=0,4\text{ В}$, $U_{IL}=0\text{ В}$, $U_{IH}=5\text{ В}$	I_{OL2}	$\frac{1,03}{1,0}$	-	
Выходной ток низкого уровня, мА на выходе SDA $U_{DD}=5\text{ В}$, $U_O=0,4\text{ В}$, $U_{IL}=0\text{ В}$, $U_{IH}=5\text{ В}$	I_{OL3}	$\frac{3,2}{3,0}$	-	

Предельно допустимые и предельные режимы эксплуатации

Наименование параметра режима, единица измерения	Буквенное обозначение	Предельно допустимый режим		Предельный режим		Примечание
		не менее	не более	не менее	не более	
Напряжение питания, В	U_{DD}	1,8	5,5	-0,5	6,5	1
		1,0	5,5	-0,5	6,5	2
		1,2	5,5	-0,5	6,5	3
Входное напряжение низкого уровня, В	U_{IL}	0	$0,3 U_{DD}$	-0,5	-	-
Входное напряжение высокого уровня, В	U_{IH}	$0,7U_{DD}$	U_{DD}	-	6,5	-
Входное напряжение, В	U_I	0	5,5	-0,5	6,5	
Выходное напряжение, В	U_O	0	5,5	-0,5	6,5	
Постоянный ток на любом выводе, мА	I	-	-	-10	10	4
Частота входного сигнала, кГц на входе SCL при $C_L \leq 400$ пФ	f_{SCL}	-	400	-	-	-
<p>Примечания</p> <p>1 I²C-шина активна, $f_{SCL}=400$ кГц.</p> <p>2 В неактивном режиме, $T_a=(25\pm 10)$ °С.</p> <p>3 В неактивном режиме, $T_a= -40; 85$ °С.</p> <p>4 Суммарная рассеиваемая мощность P_{tot} не должна превышать 300 мВт</p>						

Временная диаграмма режима передачи данных



Время свободной шины между состояниями STOP и START $t_{BUF} \geq 1,3$ мкс.

Время удержания условия START $t_{HD:STA} \geq 0,6$ мкс.

Длительность сигнала низкого уровня $t_{LOW} \geq 1,3$ мкс.

Длительность сигнала высокого уровня $t_{HIGH} \geq 0,6$ мкс.

Время установки условия START $t_{SU:STA} \geq 0,6$ мкс.

Время удержания данных $t_{HD:DAT} \geq 0$ нс.

Время установки данных $t_{SU:DAT} \geq 100$ нс.

Длительность фронта сигналов SDA и SCL $t_R \leq 300$ нс.

Длительность спада сигнала SDA и SCL $t_F \leq 300$ нс.

Время установки условия STOP $t_{SU:STO} \geq 0,6$ мкс.

Функционирование

Микросхема IN1363D работает как «ведомое» устройство на последовательной шине. Для доступа к нему нужно установить состояние START и передать следом за адресом регистра идентификационный код устройства. К следующим регистрам можно обращаться последовательно, пока не установлено состояние STOP. При напряжении питания ниже 1,8 В выполнение доступа к устройству по последовательному интерфейсу не гарантировано. Текущее время считается при напряжении питания от 1 до 5,5 В. Когда уровень напряжения питания становится ниже 1 В, формируется бит UL=1 в регистре секунд, сигнализирующий о том, что информация о текущем времени может быть недостоверной.

Получение информации о времени и дате осуществляется посредством чтения соответствующих регистровых байтов. Установка и инициализация времени и календаря производится посредством записи соответствующих байтов. Информация, содержащаяся в регистрах времени, календаря и будильника, представляет собой двоично-десятичный код.

При включении питания все биты регистров устанавливаются в "0", за исключением битов FE, VL, TD1, TD0, TESTC и AE которые устанавливаются в "1".

При подаче сигнала START на двухпроводную шину происходит передача текущего времени из счетчиков во вспомогательный набор регистров. Данные о времени считываются из этих вспомогательных регистров, в то время как часы продолжают работать. Это устраняет необходимость в повторном считывании в случае обновления основных регистров в процессе доступа.

Структура регистров RTC микросхемы

Адрес	Данные								Регистры RTC	Диапазон
	D7	D6	D5	D4	D3	D2	D1	D0		
00H	TEST1	0	STOP	0	TESTC	0	0	0	Контроля 1	-
01H	0	0	0	TI/TP	AF	TF	AIE	TIE	Контроля 2	-
02H	UL	Десятки секунд			Единицы секунд				Секунд	00 – 59
03H	X	Десятки минут			Единицы минут				Минут	00 – 59
04H	X	X	Десятки часов		Единицы часов				Часов	00 – 23
05H	X	X	Десятки числа		Единицы числа				Числа	01 – 31
06H	x	X	X	X	X	День недели			Дня недели	0 – 6
07H	X	X	X	10M	Единицы месяца				Месяца / Века	01-12/0-1
08H	Десятки годов				Единицы годов				Года	00 – 99
09H	AE	Десятки минут			Единицы минут				Минут будильника	00 – 59
0AH	AE	X	Десятки часов		Единицы часов				Часов будильника	00 – 23
0BH	AE	X	Десятки числа		Единицы числа				Числа будильника	01 – 31
0CH	AE	X	X	X	X	День недели			Дня недели будильника	0 – 6
0DH	FE	X	X	X	X	X	FD1	FD0	Контроля CLKOUT	-
0EH	TE	X	X	X	X	X	TD1	TD0	Контроля таймера	-
0FH	Значение таймера								Таймера	-
Примечания										
1 10M – десятки месяца.										
2 X – любое состояние («0» или «1»)										
3 RTC – часы реального времени (real time clock)										

Регистры контроля

Регистр контроля 1

Бит TEST1 – бит активизации тестового режима. Бит TEST1, установленный в логическую «1», активизирует тестовый режим, при логическом «0» - нормальное функционирование схемы.

Бит STOP, установленный в логическую «1», в тестовом режиме производит обнуление всех делителей, при логическом «0» - нормальное функционирование схемы.

Бит TESTC – бит активизации тестового режима. Бит TESTC, установленный в логическую «1», активизирует тестовый режим, при логическом «0» - нормальное функционирование схемы.

Регистр контроля 2

Бит TI/TP – бит формирования сигнала импульсного прерывания на выходе INT. Бит TI/TP, установленный в логический “0”, при появлении флага таймера TF формирует на выходе INT постоянный сигнал прерывания низкого уровня. Бит TI/TP, установленный в логическую “1”, на выходе INT формирует импульсный сигнал прерывания.

Частота сигнала прерывания

Входная частота таймера	Период сигнала на выходе INT *	
	N = 1 **	N > 1
4096 Гц	1/8192 с	1/4096 с
64 Гц	1/128 с	1/64 с
1 Гц	1/64 с	1/64 с
1/60 Гц	1/64 с	1/64 с

* TF и INT становятся активными одновременно.
 ** N – значение, загруженное в регистр таймера. Таймер останавливается при N = 0

Бит AF – бит флага будильника. Бит AF, установленный в логическую “1”, информирует о прерывании по срабатыванию будильника, программно бит AF можно только обнулить.

Бит TF - бит флага таймера. Бит TF, установленный в логическую “1”, информирует о прерывании по срабатыванию таймера, программно бит TF можно только обнулить.

Бит AIE - бит активизации будильника. Бит AIE, установленный в логическую “1”, активизирует работу будильника.

Бит TIE - бит активизация таймера. Бит TIE, установленный в логическую “1”, активизирует работу таймера.

Регистр контроля CLKOUT.

Бит FE - бит активизации выхода CLKOUT. Бит FE, установленный в логическую “1”, активизирует выход CLKOUT.

Биты FD0, FD1 – биты, определяющие частоту выходного прямоугольного сигнала, когда выход прямоугольного сигнала активизирован.

Частота на выходе CLKOUT

FD1	FD0	Частота на выходе CLKOUT
0	0	32,768 кГц
0	1	1024 Гц
1	0	32 Гц
1	1	1 Гц

Регистр контроля таймера

Бит TE – бит активизации таймера. Бит TE, установленный в логическую “1”, активизирует подачу частоты на вход таймера от генератора.

Биты TD0, TD1 – биты, определяющие частоту на входе таймера от генератора.


Частота на входе таймера

TD1	TD0	Входная частота таймера
0	0	4096 Гц
0	1	64 Гц
1	0	1 Гц
1	1	1 / 60 Гц

Двухпроводная последовательная шина данных

Микросхема IN1363D поддерживает двунаправленную двухпроводную последовательную шину и протокол передачи данных. Шина должна управляться «ведущим» устройством, которое генерирует тактовый сигнал SCL, управляет доступом к шине, генерирует состояния START и STOP.

Конфигурация шины с двухпроводным протоколом



BQ1 – кварцевый резонатор
R1, R2 – резисторы ($R1=R2$)

Передача данных может быть начата только тогда, когда шина не занята. В процессе передачи данных линия данных должна оставаться стабильной, в то время как линия тактового сигнала находится в высоком состоянии. Изменения состояния линии данных в тот момент, когда тактовая линия находится в высоком состоянии, будут пониматься как управляющие сигналы.

В соответствии с этим определены следующие условия:


- **шина не занята** - обе линии (данных и тактового сигнала) находятся в высоком состоянии;
- **начало передачи данных** - изменение состояния линии данных при переходе из высокого в низкое, в то время как тактовая линия находится в высоком состоянии, определяется как состояние START;
- **остановка передачи данных** - изменение состояния линии данных при переходе из низкого в высокое, в то время как тактовая линия находится в высоком состоянии, определяется как состояние STOP;
- **действительные данные** - состояние линии данных соответствует действительным данным тогда, когда после условия START линия данных стабильна во время высокого состояния тактового сигнала. Данные на линии должны быть изменены во время низкого состояния тактового сигнала: один тактовый импульс на один бит данных.

Каждая передача данных начинается при наступлении состояния START и прекращается при наступлении состояния STOP. Количество байт данных, переданных между состояниями START и STOP, не ограничено и определяется «ведущим» устройством. Информация передается побайтно, и каждый прием подтверждается девятым битом;

- **подтверждение приема** - каждое приемное устройство при обращении к нему генерирует бит подтверждения приема после получения каждого байта. «Ведущее» устройство должно генерировать дополнительные тактовые импульсы, которые ставятся в соответствие битам подтверждения.

Если сигнал подтверждения приема находится в высоком состоянии, то по приходу тактового импульса подтверждения, подтверждающее прием, устройство должно перевести линию SDA в низкое состояние. Должны учитываться время установки и время удержания. «Ведущее» устройство должно сигнализировать об окончании передачи данных «ведомому» устройству, прекращая генерацию бита подтверждения при получении от «ведомого» тактового импульса подтверждения приема. В этом случае «ведомый» должен перевести линию данных в низкое состояние, чтобы позволить «ведущему» генерировать условие STOP.

Передача данных



В зависимости от состояния бита R/\bar{W} возможны два типа передачи:

- **данные передаются от «ведущего» передатчика «ведомому» приемнику.** Первый байт, передаваемый «ведущим», является адресом «ведомого». Затем следует последовательность байтов данных. «Ведомый» возвращает биты подтверждения приема после каждого принятого байта. При передаче данных первым является самый старший разряд (MSB);


- **данные передаются от «ведомого» передатчика «ведущему» приемнику.** Первый байт (адрес «ведомого») передается «ведущему». Затем «ведущий» возвращает бит подтверждения. Это следует за передачей «ведомым» последовательности данных. «Ведущий» возвращает бит подтверждения приема после каждого принятого байта, за исключением последнего байта. После принятия последнего байта бит подтверждения приема не возвращается.

«Ведущее» устройство генерирует все тактовые импульсы и состояния START и STOP. Передача заканчивается при возникновении состояния STOP или повторного возникновения состояния START. Так как повторное состояние START является началом следующей последовательной передачи, то шина не освобождается. При передаче данных первым является самый старший разряд (MSB).

Микросхема IN1363D может работать в двух следующих режимах:

- **режим «ведомого» приемника (режим записи в IN1363D).** Последовательные данные и такты получены через SDA и SCL соответственно. После передачи каждого байта передается подтверждающий бит. Состояния START и STOP понимаются как начало и конец последовательной передачи. Распознавание адреса выполняется аппаратно после приема адреса «ведомого» и бита направления. Байт адреса является первым байтом, принимаемым после возникновения состояния START, генерируемого «ведущим». Байт адреса содержит семь битов адреса микросхемы IN1363D, равных «1010001», сопровождаемых битом направления R/\bar{W} , который для записи равен «0». После приема и декодирования байта адреса микросхема IN1363D выдает подтверждение на линию SDA. После подтверждения адреса «ведомого» и бита записи «ведущий» передает адрес регистра микросхемы IN1363D. Тем самым будет установлен указатель регистра в микросхеме IN1363D. Затем «ведущий» начнет передавать каждый байт данных с последующим приемом подтверждения получения каждого байта. По окончании записи «ведущий» сформирует состояние STOP для прекращения передачи данных.

Методика записи данных в режиме «ведомого» приемника




- режим «ведомого» передатчика (режим чтения из IN1363D). Первый байт принимается и обрабатывается, как в режиме «ведомого» приемника. Однако, в этом режиме бит направления укажет, что направление передачи изменено. Последовательные данные передаются микросхеме IN1363D по SDA, тактовые импульсы - по SCL. Состояния START и STOP понимаются как начало и конец последовательной передачи. Байт адреса является первым байтом, принимаемым после возникновения состояния START, генерируемого «ведущим». Байт адреса содержит семь битов адреса, равных «1010001», сопровождаемых битом направления R/\bar{W} , который для чтения равен «1». После приема и декодирования байта адреса микросхема IN1363D принимает подтверждение с линии SDA, после чего микросхема IN1363D начинает передавать данные с адреса, на который показывает указатель регистра. Если указатель регистра не записан перед инициализацией режима чтения, то первым прочитанным адресом является последним адрес, сохраненный в указателе регистра. Микросхема IN1363D должна послать бит «неподтверждения», чтобы закончить чтение.

Методика чтения данных в режиме «ведомого» передатчика



Габаритные размеры корпуса

Микросхема IN1363D выпускается в корпусе MS-012AA по JEDEC Publication N 95.



Габаритные размеры корпуса

	D	E1	H	b	e	α	A	A1	c	L	h
Миллиметры											
min	4,80	3,80	5,80	0,33	1,27	0°	1,35	0,10	0,19	0,41	0,25
max	5,00	4,00	6,20	0,51		8°	1,75	0,25	0,25	1,27	0,50
Дюймы											
min	0,1890	0,1497	0,2284	0,013	0,100	0°	0,0532	0,0040	0,0075	0,016	0,0099
max	0,1968	0,1574	0,2440	0,020		8°	0,0688	0,0090	0,0098	0,050	0,0196